

PROIECTAREA SISTEMELOR DE CONTROL ÎN BAZA REȚELELOR PETRI

V. Sudacevschi

Universitatea Tehnică a Moldovei

INTRODUCERE

Dezvoltarea rapidă a tehnologiilor în domeniul microelectronicii a dus la o creștere semnificativă a complexității de integrare a circuitelor logice. Conform legii lui Moore, numărul tranzistoarelor pe o pastilă integrată crește cu aproximativ 60% în fiecare an, iar complexitatea funcțională se dublează la fiecare 1,5-2 ani. Apariția sistemelor pe un cip SoC (System on a Chip), utilizarea circuitelor dedicate ASIC (Application-Specific Integrated Circuits) și a circuitelor reconfigurabile FPGA (Field Programmable Gate Array), complexitatea de integrare a cărora ajunge la milioane de porți logice echivalente, au impus noi cerințe față de sistemele CAD (Computer Aided Design) pentru reducerea efortului și duratei de proiectare a acestora.

Primele sisteme de proiectare asistată au fost realizate pentru simularea logică, verificarea amplasării și rutării, apoi pentru amplasarea și rutarea automată. În ultimii ani se poate observa o dezvoltare rapidă a sistemelor de proiectare asistată, care permit specificarea sau descrierea unui sistem la diferite nivele de abstractizare în domeniul funcțional și implementarea automată a proiectului pornind de la această descriere. O reducere semnificativă a timpului de proiectare se poate obține prin utilizarea unor metode de sinteză care transformă o descriere de nivel înalt – sau chiar o specificație – într-o implementare adecvată.

1. METODE DE SINTEZĂ HARDWARE

Există mai multe modele hardware utilizate la descrierea sistemelor complexe: automate cu stări finite, grafuri ale fluxului de date și control, modele sincrone/reactive, rețele Petri, etc. Pe parcursul ultimelor decenii importanța rețelelor Petri în calitate de suport teoretic și practic la proiectarea sistemelor digitale a crescut simțitor. Pe de o parte aceasta se datorează faptului că rețelele Petri constituie un limbaj capabil să descrie și perceapă relațiile de cauzalitate, concurență a acțiunilor și

condițiile conflictuale, caracteristice sistemelor digitale moderne, într-o manieră comodă și naturală. Pe de altă parte, rețelele Petri permit o descriere, analiză și verificare a sistemelor digitale în baza unui formalism matematic puternic, dar, în același timp, ușor de utilizat.

Implementarea sistemelor digitale în circuite FPGA se află de mai mult timp în atenția proiectanților, datorită proprietăților sale de reconfigurabilitate [4, 8]. Arhitecturile de calcul reconfigurabile bazate pe circuite FPGA oferă o îmbinare a flexibilității softului și eficienței hardului. Un aspect fundamental al arhitecturilor reconfigurabile este capacitatea de a-și modifica funcționalitatea ca răspuns la schimbarea condițiilor de lucru și a datelor prelucrate. Ca și ASIC-urile, aceste sisteme sunt reprezentative pentru capacitatea de a implementa circuite specializate direct în hardware. Adicional, ca și procesoarele programabile, calculatoarele reconfigurabile conțin resurse funcționale ce pot fi ușor modificate după implementarea în cadrul aplicației, ca urmare a schimbării parametrilor și datelor de lucru. Majoritatea proiectelor în baza circuitelor FPGA sunt scrise în limbaje HDL așa ca VHDL (*Very High Speed Integrated Circuit Hardware Description Language*), Verilog, AHDL (*Altera Hardware Description Language*) ș.a.[1, 2, 3, 4, 8].

Sunt cunoscute două abordări de efectuare a sintezei sistemului proiectat în baza modelelor de rețele Petri: prin metode tradiționale de sinteză logică și prin maparea directă a modelului descris în circuite logice. În cazul sintezei logice apar unele probleme, legate de așa numita problemă a exploziei de stări (inevitabilă în cazul sistemelor concurente) și de faptul, că structura circuitului logic sintetizat nu corespunde structurii comportamentale a lui, ceea ce creează dificultăți la analiza și testarea circuitului. Sinteza directă posedă o complexitate liniară, dar poate fi ineficientă, din punctul de vedere al spațiului, ocupat de circuit.

În lucrare se propune un mediu CAD care permite sinteza directă a sistemelor de control complexe, descrise inițial prin modele în baza rețelelor Petri. Apoi, utilizând produse program specializate și standarde, se efectuează compilarea

codului de configurare a circuitului FPGA care îndeplinește funcțiile de sistem de control.

2. DESCRIEREA SISTEMELOR DE CONTROL ÎN BAZA REȚELELOR PETRI

Rețelele Petri reprezintă un formalism matematic destinat modelării sistemelor cu evenimente discrete sau continue, în care au loc fenomene de paralelism, sincronizare și de partajare a resurselor.

O rețea Petri este un 4-tuplu (P, T, F, M^0) [5, 6, 7, 9, 10] în care:

- $P = \{p_1, p_2, \dots, p_N\}$ este o mulțime finită și nevidă de poziții;
- $T = \{t_1, t_2, \dots, t_L\}$ este o mulțime finită și nevidă de tranziții, $P \cap T = \emptyset$;
- $F \subseteq (P \times T) \cup (T \times P)$ este o mulțime de arce de incidență a pozițiilor cu tranzițiile $(P \times T) \notin \emptyset$ și a tranzițiilor cu pozițiile $(T \times P) \notin \emptyset$;
- $M^0 = \{m_1^0, m_2^0, \dots, m_N^0\}$ este marcajul inițial al rețelei.

Marcajul unei rețele Petri are semnificație de *stare a rețelei* și se poate modifica în conformitate cu regulile definite în [6].

Cu ajutorul rețelelor Petri se pot modela o varietate de caracteristici ale sistemelor complexe cum ar fi: *secvențierea, ramificarea, sincronizarea, conflictul la resurse, concurența, etc.* Totodată în baza modelelor de rețele Petri se pot testa și valida anumite proprietăți comportamentale ale sistemelor complexe, cum ar fi *siguranța, viabilitatea și reversibilitatea*. Toate acestea amplasează modelele de rețele Petri pe o treaptă superioară la descrierea formală de nivel înalt a sistemelor complexe [9].

3. ADAPTAREA MODELULUI REȚELEI PETRI LA ARHITECTURA HARD

Procesul de proiectare a sistemelor de control necesită o adaptare a modelului de rețea Petri la modelul hard al acestuia. În mediul de proiectare o structură de control reprezintă o mulțime de elemente de procesare cu fluxuri de date dintre acestea. Vom defini fluxurile de date dintre elementele de procesare P_i și T_j prin

interconectarea acestor elemente care se va nota, în dependență de tipul acestei conexiuni, prin $P_i \mapsto T_j$ și $T_j \mapsto P_i$. Pentru modelul de rețea Petri hard fluxul de date va depinde în mare măsură de structura modelului rețelei. Reieșind din aceasta, vom defini o Rețea Petri Hard (RPH) printr-o mulțime de elemente de procesare și fluxuri de date:

$$RPH = T \cup P \cup A^+ \cup A^- \cup A^S \cup P^I \cup P^O, \quad (1)$$

unde: $T = \{T_1, T_2, \dots, T_L\}$, $T \neq \emptyset$ - mulțimea elementelor de procesare de tip tranziție; $P = \{P_1, P_2, \dots, P_N\}$, $P \neq \emptyset$ - mulțimea elementelor de procesare de tip poziție; $A^+ = \{A_i^+, i = \overline{1, N}\}$, $A^+ \neq \emptyset$ - mulțimea de conexiuni $T_j \rightarrow P_i$ de incrementare a numărului de marcheri în poziție, unde:

$$A_i^+ = \begin{cases} a_{ji}^+ = 1 & | T_j \mapsto P_i, \\ & i = \overline{1, N}, j = \overline{1, L}; \\ a_{ji}^+ = 0, & \text{in caz contrar.} \end{cases}$$

$A^- = \{A_i^-, i = \overline{1, N}\}$, $A^- \neq \emptyset$ - mulțimea de conexiuni $T_j \mapsto P_i$ de decrementare a numărului de marcheri din poziție, unde:

$$A_i^- = \begin{cases} a_{ji}^- = 1 & | T_j \mapsto P_i, \\ & i = \overline{1, N}, j = \overline{1, L}; \\ a_{ji}^- = 0, & \text{in caz contrar.} \end{cases}$$

$A^S = \{A_j^S, j = \overline{1, L}\}$, $A^S \neq \emptyset$ - mulțimea de conexiuni $P_i \mapsto T_j$ care determină condiția de validare a elementului de procesare de tip tranziție, unde:

$$A_j^S = \begin{cases} a_{ij}^S = 1 & | P_i \mapsto T_j, \\ & i = \overline{1, N}, j = \overline{1, L}; \\ a_{ij}^S = 0, & \text{in caz contrar.} \end{cases}$$

$P^{In} = \{P_j^{In}, j = \overline{1, L}\}$, $P^{In} \in P$ - mulțimea elementelor de procesare de tip poziție P_j care reprezintă semnalele de intrare;

$P^{Out} = \{P_j^{Out}, j = \overline{1, L}\}$, $P^{Out} \in P$ - mulțimea elementelor de procesare de tip poziție P_j care reprezintă semnalele de ieșire.

Interacțiunea modelului RPH cu sistemele externe (figura 1) se efectuează prin intermediul semnalelor de intrare și ieșire, reprezentate prin

elementele de procesare de tip poziție P^{In}, P^{Out} care asigură satisfacerea condițiilor de funcționare.




Figura 1. Interacțiunea modelului RPH cu sistemele externe.

4. DESCRIEREA ANALITICĂ A MODELULUI RPH

Structura sistemului de control în bază modelului RPH constă din două mulțimi de elemente de procesare: P - elemente de procesare de tip poziție și T - elemente de procesare de tip tranziție.

Modelul analitic Q_{RPH} reprezintă reuniunea dintre mulțimea de elemente de procesare de tip poziție Q_P și de tip tranziție Q_T :

$$Q_{RPH} = \left\{ \begin{array}{l} Q_P \cup Q_T, Q_P = \{q_{P_1}, \dots, q_{P_N}\}, \\ Q_T = \{q_{T_1}, \dots, q_{T_L}\} \end{array} \right\}.$$

Fiecare element de procesare se caracterizează prin perechea: identificatorul elementului de procesare $q_v, v = \overline{1, N+L}$ și mulțimea de operații efectuate de elementul respectiv $O_v, v = \overline{1, N+L}$. În rezultatul execuției operațiilor la ieșirea elementelor de procesare P_i și T_j se formează valoarea de stare a acestora. Mulțimea tuturor operațiilor O_v , efectuate de modelul RPH , se determină din:

$$O = \left\{ \begin{array}{l} O_P \cup O_T, \text{ unde } O_P = \{o_{P_1}, \dots, o_{P_N}\} \\ \text{si } O_T = \{o_{T_1}, \dots, o_{T_L}\} \end{array} \right\}.$$

Perechea $(q_{P_i}, o_{P_i}, i = \overline{1, N})$ va defini starea elementului de procesare P_i , iar perechea $(q_{T_j}, o_{T_j}, j = \overline{1, L})$ va defini starea elementului de procesare T_j .

Starea globală a sistemului de control (modelul RPH) S_{RPH} este determinată de perechea (Q_{RPH}, O) .

La fiecare semnal de sincronizare globală elementele de procesare trec din starea S_{RPH}^k în starea S_{RPH}^{k+1} . Mulțimile de operații de procesare $o_{T_j}, j = \overline{1, L}$ și $o_{P_i}, i = \overline{1, N}$ sunt efectuate concomitent. Ciclul complet de trecere dintr-o stare în alta constă din două etape:

1. Generarea mulțimii de stări $(q_{T_j}, o_{T_j}, j = \overline{1, L})^{k+1}$ în dependență de mulțimea $(q_{P_i}, o_{P_i}, i = \overline{1, N})^k$;
2. Generarea mulțimii de stări $(q_{P_i}, o_{P_i}, i = \overline{1, N})^{k+1}$ în dependență de $(q_{T_j}, o_{T_j}, j = \overline{1, L})^{k+1}$, care determină starea finală la pasul de procesare $k+1$.

Dacă pentru $k \rightarrow \infty$ mulțimea de stări S_{RPH} este limitată, atunci modelul de rețea Petri se consideră *mărginit*, iar modelul RPH se consideră sistem cu număr de stări *finit*.

În conformitate cu algoritmul de funcționare al elementelor de procesare, vom defini mulțimea de operații, efectuate de fiecare element de procesare în parte.

Pentru mulțimea de elemente de procesare T se definește mulțimea de operații $o_{T_j} = \left\{ \prod_{i=1}^{N_j^S} (A_{ji}^S), j = \overline{1, L} \right\}$, unde N_j^S este mulțimea valorilor pentru care $A_{ji}^S = 1$.

Elemente de procesare P_i , în dependență de starea globală S_{RPH}^k , pot efectua operațiile o_{P_i} , definite de starea $(q_{T_j}, o_{T_j}, j = \overline{1, L})^{k+1}$, conform următoarelor reguli:

$$m_i^{k+1} = \begin{cases} m_i^k + 1 & \left| \sum_{j=1}^{L_i} (A_{ij}^+) = 1, \forall m_i^k < m_i^{\max}; \right. \\ m_i^k - 1 & \left| \sum_{j=1}^{L_i} (A_{ij}^-) = 1 \forall m_i^k > 0; \right. \\ m_i^k & \left| \sum_{j=1}^{L_i} (A_{ij}^+) = 0 \ \& \ \sum_{j=1}^{L_i} (A_{ij}^-) = 0; \right. \\ m_i^k & \left| \sum_{j=1}^{L_i} (A_{ij}^+) = 1 \ \& \ \sum_{j=1}^{L_i} (A_{ij}^-) = 1; \right. \end{cases}, i = \overline{1, N},$$

unde L_i^+ și L_i^- sunt mulțimile de valori, pentru care $A_i^+ = 1$ și $A_i^- = 1$. Valorile $(m_i^{max} \forall i = \overline{1, N}) \in M^{max}$ determină numărul maximal de marcheri în poziția P_i .

5. PROIECTAREA SISTEMELOR DE CONTROL

Proiectarea sistemelor de control constă din mai multe proceduri, prezentate în figura 2.




Figura 2. Etapele de proiectare a sistemului de control.

Descrierea funcțională a procesului de proiectare. Procesul de proiectare a sistemelor de control conține trei etape de bază, definite prin produse soft specializate.

Prima etapă (*VPNP Tool*) permite crearea și modificarea grafică a modelului rețelei Petri, modelarea, verificarea și validarea acestuia [5, 6, 7]. Ca rezultat, se generează fișierul în formatul XML - *file.pn2* (figura 2).

A doua etapă (*HDL Compiler*) permite selectarea datelor din fișierul *file.pn2*, utilizate în modelul analitic de descriere a rețelei Petri. Acestea sunt matricele:

$$P, P^{In}, P^{Out}, T, A^+, A^-, A^S, M^0, M^{max}. \quad (2)$$

În baza acestor matrice și a descrierilor elementelor de procesare *P.INC* și *T.INC* se generează codul HDL - *file.TDF*.

A treia etapă (*MAX Plus +II Design Tool*) permite configurarea sistemului de control în circuite FPGA în baza fișierului *file.TDF*.

6. STUDIU DE CAZ

Pentru descrierea procesului de proiectare a unui sistem de control se propune spre examinare structura unui sistem de transfer de date, prezentat în figura 3. Transferul de date este gestionat de un sistem de control în baza rețelei Petri Hard (*RPH*).




Figura 3. Sistem de transfer de date.

Sistemul constă din: RAM_s – memorie sursă cu contorul indicator de adresă IA_s ; RAM_d – memorie destinație cu contorul indicator de adresă IA_d ; RP – sistemul de control în baza *RPH* care efectuează gestiunea transferului de date, analizând semnalul de stare, generat de memoria sursă - RDY_s , și semnalul de stare, generat de memoria destinație - RDY_d . La activarea semnalul RD_s se efectuează citirea datelor din memoria sursă RAM_s și transmiterea lor la magistrala de date *Data*. La activarea semnalul WR_d se efectuează înscrierea datelor în memoria destinație RAM_d . Semnalul *INC* incrementează adresele memoriilor.




Figura 4. Modelul *RPH* al sistemului de control.

Modelul rețelei Petri, elaborat în mediul *VPNP Tool*, este prezentat în figura 4. Denumirea semnalelor de intrare și ieșire corespund exemplului prezentat în figura 3.

În rezultatul analizei fișierului *XML* care conține descrierea obiect-orientată a modelului rețelei Petri, sunt extrase matricele (2), necesare pentru sinteza modelului *RPH*.

Modelul sistemului de control conține 9 poziții și 5 tranziții.

Poziția P_9 conține 16 marcheri care determină numărul de operații de transfer de date.

În rezultatul procesării fișierului *XML* se extrage următoarea informație:

$$P = \{P_i, i = \overline{1,9}\}, P^{In} = \{P_1, P_3, P_5\}, \\ P^{Out} = \{P_4, P_6, P_7\}, T = \{T_j, j = \overline{1,5}\},$$

$$A^+ = \begin{bmatrix} 0 & 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 \end{bmatrix},$$

$$A^- = \begin{bmatrix} 1 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & 1 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 \end{bmatrix},$$

$$A^s = \begin{bmatrix} 1 & 0 & 0 & 0 & 0 & 0 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & 1 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 0 & 1 & 0 & 0 \end{bmatrix},$$

$$M^0 = \{1,0,1,0,1,0,0,1,16\},$$

$$M^{\max} = \{1,1,1,1,1,1,1,1,16\}.$$

Matricele și vectorii extrași sunt utilizați de *compilerul HDL* la generarea codului AHDL necesar pentru configurarea circuitului de control.

CONCLUZII

Lucrarea de față reprezintă rezultatul unor cercetări în domeniul noilor metodologii CAD în scopul realizării unor modele analitice care să

permită proiectarea sistemelor digitale complexe în baza rețelelor Petri. Utilizarea rețelelor Petri permite rezolvarea mai multor sarcini formale (sinteza, verificarea și evaluarea performanțelor) în baza unui singur formalism. Procesul de proiectare începe cu specificarea comportamentală a sistemului de control la nivel înalt care apoi este succesiv rafinată până la nivel acceptabil pentru sinteză. După verificarea și analiza performanțelor la etapa de specificare, se efectuează sinteza directă a sistemului în baza elementelor de procesare de tip poziție P și de tip tranziție T . Utilizarea modelului analitic în produse CAD permite automatizarea procesului de implementare în arhitecturi reconfigurabile FPGA și o reducere semnificativă a efortului și duratei de proiectare. Metoda poate fi folosită la sinteza circuitelor relativ mari, în cazul când constrângerile de spațiu și viteză nu sunt critice.

Bibliografie

1. **Armstrong, J.R., Gray, F.G.** *Structured Logic Design with VHDL*. Prentice-Hall, Englewood Cliffs, New Jersey 07632, 1993.
2. **Arnold, M.** *Verilog Digital Computer Design*. Prentice-Hall, Englewood Cliffs, New Jersey, 1999.
3. **Sjoholm, S., Lindh L.** *VHDL for Designers*. Prentice-Hall, Englewood Cliffs, New Jersey, 1996.
4. <http://www.altera.com>
5. **Murata, T.** *Petri nets: Properties, analysis and application*, *Proceedings of IEEE*, 77(4):541-574, April 1989.
6. **Peterson, J.L.** *Petri Net Theory and the Modeling of Systems*, Prentice Hall, 1981.
7. **Păstrăvanu, O.** *Sisteme cu evenimente discrete. Tehnici calitative bazate pe formalismul rețelelor Petri*, MatrixRom, București, 1997.
8. <http://www.xilinx.com>
9. **Meng, Chu Zhou, Kurapati, Venkatesh.** *Modeling, simulation, and control of flexible manufacturing systems. A Petri Net Approach. Series in Intelligent Control and Intelligent Automation - Vol. 6*. New Jersey Institute of Technology, USA. ISBN 981-02-3029-X, 1999.
10. **Guțuleac, E.** *Modelarea și evaluarea performanțelor sistemelor de calcul prin rețele Petri*. Chișinău. UTM. 1999.

Recomandat spre publicare: 17.04.2007.