Практическая реализация кодека расширенного кода Рида-Соломона

Abstract

Представлены проектные решения и VHDL-модули последовательного кодера и декодера (кодека) расширенного кода Рида-Соломона. Декодер реализует модифицированный алгоритм Евклида деления полиномов. В работе уделяется особое внимание алгоритму управления блоками решения ключевого уравнения. Представлены результаты проектирования кодека для скорости передачи информации 3/4 и корректирующей способности равной 32.

Architecture and VHDL-entities of the sequential coder and the decoder (codec) of the extended Read-Solomon code are presented. Decoder implements the modified Euclidean algorithm of polynomials division. In the present paper the special attention is given to control algorithm of the keyequation solution blocks. Results of codec designing for rate of 3/4 and correcting ability of 32 are presented.