Proiectarea şi implementarea codecului codului matroid

Abstract

În lucrare sunt propuse şi analizate inedit procedeele de proiectare a codecului codului matroid de corectarea asincronă a erorilor duble. Proiectul codecului este realizat integral în limbajul de descriere a aparatajului VHDL şi este implementat în CAD-sistemul Quartus. Pentru implementarea a fost utilizat circuitul programabil din familia MAX II. Frecvenţa maximală estimată este de 59 MHz. Performanţele codecului codului matroid au fost analizate cu ajutorul sistemului Matlab. Câştigul de la codare constituie aproximativ 2 decibeli pentru probabilitatea eronării de 10-6.

The present deals with designing and implementation in a programmable logic device (PLD) of the matroid error controlling codec (coder-decoder) over Galois field of order 4. The matroid code is a linear group code with error correcting capability equal to two. Codec performs asynchronous and parallel coding and decoding. The corresponding algorithms were elaborated. Quartus II CAD-system is used to design the matroid codec. VHDL language to describe the matroid codec design was used. Functional simulation, verification and testing of the codec design were performed. The codec working frequency is 59 MHz. The estimated coding gain is 2 decibel for the bit error rate equal to 10-6.

Dans l‘article on présente le projet du codec asynchrone du code matroid corrigeant les combinaisons de quatre symboles de décharge erronés. Le projet du codec est entièrement décrit dans la langue VHDL. La réalisation et la vérification du projet est accomplies dans le système de l'automatisation du projet Quartus. Pour la réalisation du codec on applique le circuit programme de la famille MAX II. La fréquence de projet maximum ouvrière du fonctionnement du codec fait de l'ordre de 59 MHz. Le gain énergétique du codage fait de l'ordre de 2 dB а la probabilité de l'errer égal 10-6.

В работе представлена технология проектирования асинхронного кодека матроидного кода, корректирующего комбинации 4-х разрядных ошибочных символов. Проект кодека полностью описан на языке VHDL. Реализация и верификация проекта выполнена в системе автоматизации проектирования Quartus. Для реализации кодека применена программируемая микросхема семейства MAX II. В системе Matlab проведена оценка показателей качества кодека матроидного кода. Энергетический выигрыш от кодирования составляет порядка 2 децибел при вероятности ошибки равной 10-6.